

JP7093215 Biblio Page 1

















SEMICONDUCTOR MEMORY

Patent Number:

JP7093215

Publication date:

1995-04-07

Inventor(s):

KAWAMOTO NOBUO; others: 01

Applicant(s):

TOSHIBA CORP; others: 01

Requested Patent:

JP7093215

Application

Number:

JP19930233649 19930920

Priority Number(s):

IPC Classification:

G06F12/08

EC Classification:

Equivalents:

Abstract

PURPOSE:To provide the semiconductor memory which eliminates unmatching between data held in a cache memory and data held in a main memory and can consist of a main storage device at high operating speed in a computer system using the cache memory. CONSTITUTION: Concerning the semiconductor memory for which a write buffer 7 to be operated at high speed for temporarily storing a write address and write data applied form the outside and a large storage capacity DRAM with comparatively low-speed operations are integrated on the same substrate and when the semiconductor memory is not accessed from the outside, the write buffer 7 can transfer the stored write address and write data to the DRAM and can update the transferred write address and write data after the transfer. Therefore, since write to a main memory 4a can be performed at high speed, even in the case of a write through system, system speed is not decelerated.

Data supplied from the esp@cenet database - 12 ARTERIORE PROGRESS AND PROGRES (19)日本国特許庁 (JP)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開平7-93215

(43)公開日 平成7年(1995)4月7日

(51) IntCl.6

識別記号 庁内整理番号

FΙ

技術表示箇所

G06F 12/08

C 7608-5B

審査請求 未請求 請求項の数2 OL (全 6 頁)

(21)出願番号 特 (22)出願日 平

特願平5-233649

平成5年(1993)9月20日

(71)出願人 000003078

株式会社東芝

神奈川県川崎市幸区堀川町72番地

(71)出願人 000221199

東芝マイクロエレクトロニクス株式会社神奈川県川崎市川崎区駅前本町25番地1

(72) 発明者 川 本 信 夫

神奈川県川崎市川崎区駅前本町25番地1 東芝マイクロエレクトロニクス株式会社内

(72) 発明者 渡 辺 信 夫

神奈川県川崎市川崎区駅前本町25番地1

東芝マイクロエレクトロニクス株式会社内

(74)代理人 弁理士 佐藤 一雄 (外3名)


(54)【発明の名称】 半導体記憶装置

(57)【要約】

【目的】 キャッシュメモリを用いたコンピュータシステムにおいて、キャッシュメモリが保持するデータとメインメモリが保持するデータとの不一致が無く、しかも、動作速度の速い主記憶装置を構成することの出来る半導体記憶装置を提供する。

【構成】 外部から与えられる書込アドレス及び書込データを一時記憶する高速動作の書込パッファと、比較的に低速動作かつ大記憶容量のDRAMと、が同一基板上に集積される半導体記憶装置において、上記書込パッファは、半導体記憶装置が外部からアクセスされないときに、記憶している上記書込アドレス及び書込データを上記DRAMに転送し、転送後に転送済みの書込アドレス及び書込データを更新可能とする。

【効果】 メインメモリへの書込みが高速で行えるようになると、ライトスルー方式においてもシステムスピードは遅くならない。



【特許請求の範囲】

【請求項1】外部から与えられる魯込アドレス及び魯込 データを一時記憶する高速動作の書込パッファと、比較 的に低速動作かつ大記憶容量のDRAMと、が同一基板 上に集積される半導体記憶装置であって、

前記書込パッファは、半導体記憶装置が外部からアクセ スされないときに、記憶している前記書込アドレス及び 書込データを前記DRAMに転送し、転送後に転送済み の書込アドレス及び書込データを更新可能とする、 ことを特徴とする半導体記憶装置。

【請求項2】前記書込バッファは、外部からの読出指令 に応答して該当する書込アドレス及び書込データを探索 し、探索された書込アドレス及び書込データを半導体配 憶装置の外部に出力すると共に前記DRAMにも転送 し、転送後に転送済みの書込アドレス及び書込データを 更新可能とする、

ことを特徴とする請求項1記載の半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体記憶装置に関する。20 もので、特に、コンピュータシステムの主記憶装置(メ インメモリ)に使用して好都合な半導体記憶装置に関す る。

[0002]

【従来の技術】コンピュータシステムにはメインメモリ が不可欠である。メインメモリは、通常、ビット当たり 単位が安く、大容量であるDRAM(ダイナミックRA M) で構成される。このDRAMの動作速度はCPUの 動作速度と比べてかなり遅いので、CPUの待ち時間を 増やし、CPUの動作効率を低下させる。これを回避す るため、記憶容量は少ないが高速で動作するキャッシュ メモリ(パッファ)をCPUとメインメモリ間に介在さ せる。このキャッシュメモリを持つコンピュータシステ ムでは、キャッシュメモリにCPUが頻繁にアクセスす るデータ部分をメインメモリから予め写しとっておき、 、CPUはメインメモリヘアクセスする代わりに高速なキ ャッシュメモリヘアクセスを行う。

【0003】図3は、このようなキャッシュメモリを備 えるコンピュータシステムのCPU及びメモリの接続関 係を示している。同図において、CPU1からメモリへ 40 のアクセスが発生すると、まず、CPU1からアドレス パス5にアドレス信号が送出される。送出されたアドレ ス信号をキャッシュメモリ2が取り込み、キャッシュメ モリ2に既に記憶されているデータへのアクセスである かの判定を行う。キャッシュメモリ2に記憶されている データであるとき、キャッシュメモリ2はアドレスバス 5及びデータバス6のゲート3を閉じて、CPU1及び メインメモリ4相互間のデータの送受を阻止する。これ により、CPU1はキャッシュメモリ2とアクセスを行 う。キャッシュメモリ2に記憶されていないデータであ 50 タをキャッシュメモリ2の空けられた所へ書込む。

るとき、ゲート3はキャッシュメモリ2によって開けら れ、CPU1はメインメモリ4とのアクセスを行う。こ のキャッシュメモリ2の制御方法としては、大別して、 以下に示すライトスルーとライトパックの二通りがあ

2

【0004】ライトスルー方式では、メモリリードサイ クルにおいてキャッシュメモリ2がヒットしたとき、す なわち、メインメモリ4と等しいデータをキャッシュメ モリ2が保持しており、そのデータに対して読み出しが 10 行われる場合には、CPU1はキャッシュメモリ2から データを読み出す。また、メモリリードサイクルにおい てキャッシュメモリ2がミスしたとき、すなわち、読み 出すデータがキャッシュメモリにない場合には、メイン メモリ4からデータを読み出すと共にキャッシュメモリ 2にそのデータを褂込む。この方式のメモリライトサイ クルでは、キャッシュメモリ2がヒットしたとき、すな わち、書換えるメインメモリの番地のデータをキャッシ ュメモリ2が持っている場合には、CPU1はキャッシ ュメモリ2及びメインメモリ4の両方にデータの書込み を行う。キャッシュメモリ2がミスしたとき、すなわ ち、魯換えるメインメモリの番地のデータをキャッシュ メモリ2が持っていない場合には、メインメモリ4への 書込みを行う。

【0005】一方、ライトバック方式では、メモリリー ドサイクルにおいてキャッシュメモリ2がヒットしたと きには、ライトスルー方式と同様に、CPU1はキャッ シュメモリ2からデータを読み出す。ミスしたときに は、キャッシュメモリ2に記憶しているデータのうち で、アクセス頻度の低いデータを選び出す。選択された データがライトサイクルのヒットで書換えられているデ ータであった場合には、選択されたデータをメインメモ リ4へ書込んだ後、消去してキャッシュメモリ2の記憶 場所を空ける。また、ライトサイクルで書換えられてい ないデータであればそのまま消去してキャッシュメモリ 2の記憶場所を空ける。そして、メインメモリ4からデ ータをCPU1に読み出すと共に、読み出したデータを キャッシュメモリ2の空けられた所へ書込む。

【0006】この方式のメモリライトサイクルでは、キ ャッシュメモリ2がヒットしたとき、CPU1はキャッ シュメモリ2にのみデータの書込みを行い、メインメモ リ4には書込まない。キャッシュメモリ2がミスのとき は、キャッシュメモリ2に記憶しているデータのうち で、アクセス頻度の低いデータを選び出す。選択された データがライトサイクルのヒットで魯換えられているデ ータであった場合には、そのデータをメインメモリ4へ **書込んだ後、消去してキャッシュメモリ2の記憶場所を** 空ける。また、ライトサイクルで書換えられていないデ ータであればそのまま消去してキャッシュメモリ2の記 **億場所を空ける。そして、CPU1からの書込みのデー**

[0007]

【発明が解決しようとする課題】このようなキャッシュ メモリを持つコンピュータシステムでは、リードサイク ルの場合には、キャッシュメモリから高速にメインメモ リの複写データを読み出すことができる。しかし、ライ トサイクルでは必ず低速のメインメモリへの書込みが必 要となり、以下のような問題が発生する。

【0008】ライトバック方式では、リード及びライト サイクル共に、ヒットした場合には全てキャッシュメモ リとのアクセスで済むため、ヒットが続く限りシステム 10 の高速動作が可能となる。しかし、ライトサイクルのヒ ットではキャッシュメモリしか書換えないため、メイン メモリのデータとキャッシュメモリの保持データの内容 が異なってしまう。この場合、マスタユニット(CP U、DMA等のメモリを直接アクセスするユニット)が 一つのシステムでは問題ないが、マルチマスタのシステ ムでは複数のマスタユニットが夫々に共用のメインメモ リを直接アクセスするため、メインメモリとキャッシュ メモリのデータの同一性が問題となる。

【0009】 ライトスルー方式では、メモリライトサイ 20 ードは遅くならない。 クルでヒットした場合にキャッシュメモリとメインメモ リの両方に書込みを行うため、常にキャッシュメモリは メインメモリの一部の写しとなっている。このため、ラ イトバック方式のような、キャッシュメモリとメインメ モリのデータの同一性の問題は発生しない。

【0010】しかし、ライトサイクルでは必ずキャッシ ュメモリに加えてメインメモリの書込みを行うことか ら、ライトサイクルが二回以上連続したときには、メイ ンメモリの書込速度に合わせてシステムの動作速度を遅 くしなければならない。

【0011】このようにライトバック方式は、書込速度 の遅いメインメモリへの書込回数を減らすことによりス ピードの低下を防ぐことが出来るが、キャッシュメモリ とメインメモリの内容の同一性が保たれない。そのため 複数のマスタで構成されるシステムには使用し難い。ま た、ライトスルー方式は、キャッシュメモリとメインメ モリのデータの内容の同一性を保つことが出来るが、メ インメモリの書込み回数が増し、システムの動作速度が 遅くなるという不具合がある。

【0012】よって、本発明は、キャッシュメモリを用 40 いたコンピュータシステムにおいて、キャッシュメモリ が保持するデータとメインメモリが保持するデータとの 不一致が無く、しかも、動作速度の速い主記憶装置を構 成することの出来る半導体記憶装置を提供することを目 的とする。

[0013]

【課題を解決するための手段】上記目的を達成するため 本発明の半導体記憶装置は、外部から与えられる書込ア . ドレス及び書込データを一時記憶する高速動作の書込バ ッファと、比較的に低速動作かつ大記憶容量のDRAM 50 え、CPU1或いはキャッシュメモリ2から転送される

と、が同一基板上に集積される半導体記憶装置におい て、上記售込パッファは、半導体記憶装置が外部からア クセスされないときに、記憶している上記書込アドレス 及び書込データを上記DRAMに転送し、転送後に転送 済みの魯込アドレス及び魯込データを更新可能とする、 ことを特徴とする。

[0014]

【作用】半導体記憶装置は、コンピュータの主記憶装置 (メインメモリ) として使われているDRAMに高速動 作の可能な曹込バッファを組み込んだ構成となってい る。メモリへのデータ書込みでは、書込バッファへの高 速書込みを行う。書込パッファからセルアレイへのデー 夕転送は、メインメモリがスタンバイ状態のときに行 う。キャッシュメモリを持つシステムでは、一般に90 %以上のメモリアクセスがキャッシュメモリに対して行 われ、その間、メインメモリはスタンバイ状態となって

【0015】メインメモリへの書込みが高速で行えるよ うになると、ライトスルー方式においてもシステムスピ

[0016]

【実施例】以下、本発明の半導体記憶装置の実施例につ いて図1を参照して説明する。同図に示されるコンピュ ータシステムにおいて、図3と対応する部分には同一符 号を付し、かかる部分の説明は省略する。本発明の半導 体記憶装置は、従来と同様のキャッシュメモリを有する コンピュータシステムの構成に、書込バッファを備える メインメモリ4aとして提供される。メインメモリ4a は、同一半導体基板上に形成された大容量のDRAM と、高速動作の書込パッファとを備える。

【0017】図2は、メインメモリ4aの構成を示して おり、DRAMは、データパス11、メモリセルアレイ 12、ローアドレスパス13、カラムアドレスパス1 4、アドレスパッファ15及びデータ入出力パッファ1 6等によって構成される。書込パッファ7は、DRAM に書込むべきデータを一時記憶する高速動作のデータバ ッファ8と、そのデータに対するアドレスを記憶する高 速動作のタグパッファ9及び書込パッファの制御回路1 0 等によって構成される。DRAMのデータバス11に は、メモリセルアレイ12と並列に書込バッファ7のデ ータパッファ8が接続される。ローアドレスパス13及 びカラムアドレスパス14には、メモリセルアレイ12 内の図示しないデコーダと並列に、書込パッファ7のタ グパッファ9が接続される。制御回路10は、書込パッ ファへの書込読出回路及びアドレスの比較回路等で構成 される。

【0018】次に、メインメモリ4aの動作について説 明する。メインメモリ4aは、半導体記憶装置4は、D RAMとしての書込動作モード及び読出動作モードに加

30

- 5

告込データを一旦告込バッファ7に高速で告込んだ後、 書込バッファ7からメモリセルアレイ12へ告込データ を移動する転送助作モードを備える。

【0019】まず、メインメモリ4aへの書込動作モー ドでは、CPU1から(或いはキャッシュメモリ2か ら)メインメモリ4aに書込むべきデータが転送されて 来る。CPU1からメモリ4に書込指令が与えられ、C PU1から出力されるアドレス信号及びデータ信号が夫 々アドレスパッファ15及びデータ入出力パッファ16 に取り込まれる。次に、曹込パッファ7の制御回路10 10 でアドレスパッファ15に保持される歯込アドレスと、 タグパッファ9に記憶しているタグデータとの比較が行 われる。一致するタグデータを保持しているとき、すな わち、ヒットした場合には、そのタグデータと対になる データバッファ8の記憶位置にデータ入出力バッファ1 6に保持されているデータの書込みを行う。一致するタ グデータがないとき、すなわち、ミスの場合には、書込 パッファ7のバッファ領域に空きが有ると、データバッ ファ8及びタグパッファ9に夫々書込むべきデータ及び アドレスが鸖込まれる。このとき、メモリセルアレイ1 20 2は、制御回路10によってスタンバイ状態のままにな される。曹込パッファ7のパッファ領域に、曹込むべき データを一時保持する空きがない場合には、通常のメモ リセルアレイ12への書込みとなり、メモリセルアレイ 12は、アドレスパッファ15により与えられるアドレ スに、データ入出力パッファ16に保持されているデー タを書込む。メモリセルアレイ12等からなるDRAM の動作は知られているのでここで詳述しない。

【0020】 CPU1からメインメモリ4 a に転送され て魯込パッファ?に一旦記憶されたデータは、メインメ 30 モリがアクセスされない期間に、書込バッファ7からD RAMに転送されて記憶される。キャッシュメモリを持 つコンピュータシステムでは、一般的に、キャッシュメ モリへのヒット率(全てのメモリアクセス回数に対する キャッシュメモリからのアクセスの割合)が90%以上 となっている。また、ライトスルー方式での書込時間を 含めた外部パスの使用率は50%以下である。このた め、キャッシュメモリを持つコンピュータシステムで は、メインメモリ4aはシステムの動作中においても5 0%以上スタンバイ状態となっており、その間使用され 40 ていない。このスタンパイ状態の空時間を活用して、C PU1から高速で転送されたデータ群を、書込パッファ 7からDRAMに転送する。これにより、見かけ上DR AMの魯込動作が高速化される。

【0021】メインメモリ4aへの書込動作モードに続く、書込パッファ7からメモリセルアレイ12への転送モードでは、メインメモリ4aへの書込指令或いは読出指令の存在を監視している制御回路は、いずれの指令も存在していないと、書込パッファ7に読出動作を行わせ、メモリセルアレイ12に書込動作を行わせる。書込

バッファ 7 のタグバッファ 9 からアドレスデータがアドレスパス 1 3 及び 1 4 に出力され、メモリセルアレイ 1 2 に入力されるデータの啓込アドレスを指定する。データバッファ 8 から該アドレスデータに対応するデータがデータパス 1 1 に読み出され、メモリセルアレイ 1 2 に ひまれる。その後、 書込バッファ 7 から転送したデータを消去し、バッファを空ける。この転送モードの実行中に C P U 1 からアクセスがあると、転送モードを一時中断する。データの審込指令であるときは、 書込動作モードを優先し、供給される審込データを受入れる。データの読出指令であるときは、後述の読出動作モードの実行を優先する。

6

【0022】 書込パッファに格納されている複数のデータの中からセルアレイへ転送するデータを選択する方法は、この記憶装置の設計者の任意である。例えば、FIFO(First-In First-Out)の巡回パッファとしても良い。また、DRAMに転送済みの書込パッファ内のデータを積極的に消去する変わりにフラグを使用し、データ更新の可否を判別することができる。例えば、CPU1から書込パッファ7にデータを取込んだときに書込フラグを、データ毎に或いはデータブロック毎にセットし、メモリセルアレイ12への転送終了と共に該フラグをリセットすることによってメモリセルアレイ12への転送の対象となる残りデータの判別、データ更新の可否等の判別をすることもできる。

【0023】メインメモリ4aからの読出動作モードで は、制御回路10によってタグバッファ9に記憶してい るタグデータとCPU1から与えられた読み出しアドレ グデータが有る(ヒットした)場合には、そのタグデー タと対になるデータバッファ8の記憶位置からデータを 読み出す。この読み出されたデータは、未だメモリセル アレイ12に記憶されていない。読み出したデータはデ ータパス11及び入出力パッファ16を介して外部パス 6へ出力される。この動作と同時に、メモリセルアレイ 12が書込動作に入り、データバス11に出力された書 込パッファ7のデータを内部に取込み、アドレスバス1 3及び14に出力されているアドレスに記憶する。この 後、読み出された書込パッファ7内のデータが消去さ れ、或いは書込フラグがリセットされて、バッファが空 けられる。もし、書込パッファ7内に一致するタグデー 夕がない (ミス) 場合には、通常のメモリセルアレイ1 2からのDRAM動作によるデータ読み出しを行う。こ うして、大容量で比較的に低速のDRAM及び小容量で 比較的に高速の書込パッファを備える半導体記憶装置が キャッシュメモリを備えるコンピュータシステムのメイ ンメモリとして使用される。

指令の存在を監視している制御回路は、いずれの指令も 【0024】本半導体記憶装置を使用したメインメモリ存在していないと、書込パッファ7に読出動作を行わ においては、書込パッファのサイズだけの連続高速書込せ、メモリセルアレイ12に書込動作を行わせる。書込 50 みが可能となる。ライトスルー方式でライトサイクルが

7

発生した場合、唇込バッファに空きがある限りシステムの速度を落とさずに実行し続けることができる。また、上述のようにマスタユニットからのアクセスがキャッシュメモリにヒットしている時間は、メインメモリはスタンバイ状態であり、その空き時間を利用して書込バッファからセルアレイに転送する。前述したように、キャッシュメモリを持つコンピュータシステムでは、一般的に、キャッシュメモリへのヒット率が90%以上となっている。また、ライトスルー方式での書込み時間を含めた外部バスの使用率は50%以下であるので、キャッシュメモリ2とメインメモリ4aとのデータの同一性を保ち、ライトサイクルにおいても速度の遅くならないコンピュータシステムが可能となる。

【0025】また、特に図示して説明していないが、キャッシュメモリ2とメインメモリ4とを直接合体したキャッシューDRAM構成の半導体記憶装置に比べると、 書込パッファのみであるから、パッファ容量が小さくて 済み、DRAMの大記憶容量というメリットを維持できる、データ転送のために外部パス5及び6を占有する時間が減少する、という利点もある。

【0026】また、実施例では、メモリセルアレイはダイナミックRAMであるが、これ以外のRAMに本発明を適用することも勿論可能である。

[0027]

【発明の効果】以上説明したように本発明の半導体記憶 装置は、DRAMの他に高速動作の書込パッファメモリ を備えるので、これを、例えば、キャッシュメモリを用 いたコンピュータシステムに用いると、キャッシュメモ リがアクセスされている間に書込パッファメモリに書込 まれた内容をDRAMにコピーするので、キャッシュメ 30

モリが保持するデータとメインメモリが保持するデータ との不一致がなく、しかも、動作速度が速い主記憶装置 を構成することが可能となる。

【図面の簡単な説明】

【図1】本発明の半導体記憶装置を用いるキャッシュメ モリを持つコンピュータシステムの構成を示すブロック 図である。


【図2】本半導体記憶装置(DRAMの場合)の構成を示すプロック図である。

0 【図3】キャッシュメモリを持つコンピュータシステム の従来構成を示すブロック図である。

【符号の説明】

- 1 CPU
- 2 キャッシュメモリ
- 3 ゲート
- 4 主記憶装置(メインメモリ)
- 5 アドレスバス
- 6 データバス
- 7 書込パッファ
- 20 8 データバッファ
- 9 タグパッファ
 - 10 魯込パッファ制御回路
 - 11 メモリ内データバス
 - 12 セルアレイ
 - 13 メモリ内ローアドレスパス
 - 14 メモリ内カラムアドレスバス
 - 15 アドレスパッファ
 - 16 データ入出力パッファ
 - 17 アドレス入力

[図1]



[図2]

